FONCTIONS LOGIQUES COMBINATOIRES
6.3 exemple 2. 7 synthèse d'une fonction logique. 7.1 Définition. 7.2 Ecriture
canonique. 7.2.1 exercice: compléter. 7.2.2 Conclusion. 7.3 Simplification.
part of the document
FONCTIONS LOGIQUES COMBINATOIRES
Objectif:
Connaître les opérateurs logiques de base
les propriétés de ces opérateurs
Etre capable de faire l'analyse et la synthèse d'une fonction logique combinatoire quelconque.
TOC \o "1-3" \h \z \u HYPERLINK \l "_Toc51674505" 1 Information logique PAGEREF _Toc51674505 \h 3
HYPERLINK \l "_Toc51674506" 1.1 Définition: PAGEREF _Toc51674506 \h 3
HYPERLINK \l "_Toc51674507" 1.2 Information logique électronique: niveau logique PAGEREF _Toc51674507 \h 3
HYPERLINK \l "_Toc51674508" 1.2.1 Définition PAGEREF _Toc51674508 \h 3
HYPERLINK \l "_Toc51674509" 1.2.2 Marge de bruit PAGEREF _Toc51674509 \h 3
HYPERLINK \l "_Toc51674510" 1.2.3 Entrance, sortance PAGEREF _Toc51674510 \h 4
HYPERLINK \l "_Toc51674511" 1.3 TP: 74LS00 PAGEREF _Toc51674511 \h 4
HYPERLINK \l "_Toc51674512" 2 Modéles équivalents PAGEREF _Toc51674512 \h 5
HYPERLINK \l "_Toc51674513" 2.1 Sorties logiques PAGEREF _Toc51674513 \h 5
HYPERLINK \l "_Toc51674514" 2.1.1 "Totem pôle" PAGEREF _Toc51674514 \h 5
HYPERLINK \l "_Toc51674515" 2.1.2 "Trois états" PAGEREF _Toc51674515 \h 5
HYPERLINK \l "_Toc51674516" 2.1.3 "Collecteur ouvert" PAGEREF _Toc51674516 \h 5
HYPERLINK \l "_Toc51674517" 2.2 Entrée "triggerisée" PAGEREF _Toc51674517 \h 5
HYPERLINK \l "_Toc51674518" 3 Opérateurs logiques de base PAGEREF _Toc51674518 \h 6
HYPERLINK \l "_Toc51674519" 3.1 Opérateur NON PAGEREF _Toc51674519 \h 6
HYPERLINK \l "_Toc51674520" 3.1.1 Définition: PAGEREF _Toc51674520 \h 6
HYPERLINK \l "_Toc51674521" 3.1.2 Propriétés PAGEREF _Toc51674521 \h 6
HYPERLINK \l "_Toc51674522" 3.2 Opérateur ET PAGEREF _Toc51674522 \h 6
HYPERLINK \l "_Toc51674523" 3.2.1 Définition: PAGEREF _Toc51674523 \h 6
HYPERLINK \l "_Toc51674524" 3.2.2 Exemple: opérateur ET à deux entrées PAGEREF _Toc51674524 \h 6
HYPERLINK \l "_Toc51674525" 3.2.3 Remarque PAGEREF _Toc51674525 \h 6
HYPERLINK \l "_Toc51674526" 3.2.4 Portier: PAGEREF _Toc51674526 \h 6
HYPERLINK \l "_Toc51674527" 3.3 Opérateur OU PAGEREF _Toc51674527 \h 6
HYPERLINK \l "_Toc51674528" 3.3.1 Définition: PAGEREF _Toc51674528 \h 6
HYPERLINK \l "_Toc51674529" 3.3.2 Exemple: opérateur OU à deux entrées PAGEREF _Toc51674529 \h 6
HYPERLINK \l "_Toc51674530" 3.3.3 Remarque PAGEREF _Toc51674530 \h 7
HYPERLINK \l "_Toc51674531" 3.3.4 Portier: PAGEREF _Toc51674531 \h 7
HYPERLINK \l "_Toc51674532" 3.4 Opérateur OU EXCLUSIF PAGEREF _Toc51674532 \h 7
HYPERLINK \l "_Toc51674533" 3.4.1 Définition: PAGEREF _Toc51674533 \h 7
HYPERLINK \l "_Toc51674534" 3.4.2 Exemple : opérateur Ou exclusif à deux entrées PAGEREF _Toc51674534 \h 7
HYPERLINK \l "_Toc51674535" 4 Association d'opérateurs de base PAGEREF _Toc51674535 \h 7
HYPERLINK \l "_Toc51674536" 4.1 ET NON ( NAND) PAGEREF _Toc51674536 \h 7
HYPERLINK \l "_Toc51674537" 4.2 OU NON ( NOR) PAGEREF _Toc51674537 \h 7
HYPERLINK \l "_Toc51674538" 4.3 Remarque PAGEREF _Toc51674538 \h 7
HYPERLINK \l "_Toc51674539" 5 Propriétés: PAGEREF _Toc51674539 \h 8
HYPERLINK \l "_Toc51674540" 6 Analyse d'une fonction logique PAGEREF _Toc51674540 \h 8
HYPERLINK \l "_Toc51674541" 6.1 Définition PAGEREF _Toc51674541 \h 8
HYPERLINK \l "_Toc51674542" 6.2 exemple 1: PAGEREF _Toc51674542 \h 8
HYPERLINK \l "_Toc51674543" 6.3 exemple 2 PAGEREF _Toc51674543 \h 8
HYPERLINK \l "_Toc51674544" 7 synthèse d'une fonction logique PAGEREF _Toc51674544 \h 9
HYPERLINK \l "_Toc51674545" 7.1 Définition PAGEREF _Toc51674545 \h 9
HYPERLINK \l "_Toc51674546" 7.2 Ecriture canonique PAGEREF _Toc51674546 \h 9
HYPERLINK \l "_Toc51674547" 7.2.1 exercice: compléter PAGEREF _Toc51674547 \h 9
HYPERLINK \l "_Toc51674548" 7.2.2 Conclusion PAGEREF _Toc51674548 \h 9
HYPERLINK \l "_Toc51674549" 7.3 Simplification PAGEREF _Toc51674549 \h 9
HYPERLINK \l "_Toc51674550" 7.3.1 Méthode algébrique PAGEREF _Toc51674550 \h 9
HYPERLINK \l "_Toc51674551" 7.3.2 Méthode de Karnaugh PAGEREF _Toc51674551 \h 9
HYPERLINK \l "_Toc51674552" 7.4 Schéma structurel PAGEREF _Toc51674552 \h 10
HYPERLINK \l "_Toc51674553" 7.4.1 Utilisation d'opérateurs logiques de base PAGEREF _Toc51674553 \h 10
HYPERLINK \l "_Toc51674554" 7.4.2 Utilisation de ET NON à deux entrées PAGEREF _Toc51674554 \h 10
HYPERLINK \l "_Toc51674555" 8 Exercices PAGEREF _Toc51674555 \h 11
HYPERLINK \l "_Toc51674556" 8.1 Analyse PAGEREF _Toc51674556 \h 11
HYPERLINK \l "_Toc51674557" 8.2 PAGEREF _Toc51674557 \h 11
HYPERLINK \l "_Toc51674558" 8.2.1 exprimer H en fonction de D, E, F et G le plus simplement possible: PAGEREF _Toc51674558 \h 11
HYPERLINK \l "_Toc51674559" 8.2.2 Compléter le chronogramme de H PAGEREF _Toc51674559 \h 11
HYPERLINK \l "_Toc51674560" 8.3 PAGEREF _Toc51674560 \h 11
HYPERLINK \l "_Toc51674561" 8.3.1 Proposer un schéma structurel pour réaliser la fonction: EMBED Equation.3 PAGEREF _Toc51674561 \h 11
HYPERLINK \l "_Toc51674562" 8.3.2 Etablir la table de vérité de S PAGEREF _Toc51674562 \h 11
HYPERLINK \l "_Toc51674563" 8.4 PAGEREF _Toc51674563 \h 11
HYPERLINK \l "_Toc51674564" 8.4.1 Etablir le table de vérité de T définie par: EMBED Equation.3 PAGEREF _Toc51674564 \h 11
HYPERLINK \l "_Toc51674565" 8.4.2 Proposer un schéma structurel pour réaliser T PAGEREF _Toc51674565 \h 11
HYPERLINK \l "_Toc51674566" 8.4.3 exprimer T uniquement à l'aide de "ET NON " de deux variables PAGEREF _Toc51674566 \h 11
HYPERLINK \l "_Toc51674567" 8.5 Simplification PAGEREF _Toc51674567 \h 11
HYPERLINK \l "_Toc51674568" 8.5.1 Exprimer U et V en fonction de A,B,C et D, le plus simplement possible PAGEREF _Toc51674568 \h 11
HYPERLINK \l "_Toc51674569" 8.6 Synthèse d'opérateurs logiques de base PAGEREF _Toc51674569 \h 12
HYPERLINK \l "_Toc51674570" 8.6.1 ET à trois entrées PAGEREF _Toc51674570 \h 12
HYPERLINK \l "_Toc51674571" 8.6.2 OU à trois entrées PAGEREF _Toc51674571 \h 12
HYPERLINK \l "_Toc51674572" 8.7 Synthèse de multiplexeurs PAGEREF _Toc51674572 \h 12
HYPERLINK \l "_Toc51674573" 8.7.1 PAGEREF _Toc51674573 \h 12
HYPERLINK \l "_Toc51674574" 8.7.2 PAGEREF _Toc51674574 \h 12
HYPERLINK \l "_Toc51674575" 8.7.3 PAGEREF _Toc51674575 \h 12
HYPERLINK \l "_Toc51674576" 8.8 Synthèse de comparateurs PAGEREF _Toc51674576 \h 12
HYPERLINK \l "_Toc51674577" 8.8.1 PAGEREF _Toc51674577 \h 12
HYPERLINK \l "_Toc51674578" 8.8.2 PAGEREF _Toc51674578 \h 12
HYPERLINK \l "_Toc51674579" 8.8.3 PAGEREF _Toc51674579 \h 12
HYPERLINK \l "_Toc51674580" 9 Contrôle PAGEREF _Toc51674580 \h 13
HYPERLINK \l "_Toc51674581" 10 1sti: Contrôle n°2 PAGEREF _Toc51674581 \h 14
Information logique
Définition:
Une information logique est une information ne pouvant prendre que deux états
Exemple:
état d'un interrupteur : ouvert ou fermé
état d'un bouton poussoir: appuyé ou relâché
Information logique électronique: niveau logique
Définition
En électronique, une information logique est en générale une tension référencée à la masse. Les deux états possibles de cette tension correspondent à deux plages de valeurs appelées niveau haut ("1") et niveau bas ("0"). Ces plages dépendent de la technologie utilisée et de la nature de l'information (entrée ou sortie)
Marge de bruit
Etablir les plages correspondant aux niveaux "0" et "1"
a) Pour une entrée d'un circuit 74HC00 alimenté en 5v
b) Pour une sortie d'un circuit 74HC00 alimenté en 5v
En déduire la marge de bruit dans chacun des cas.
Extrait de la documentation technique d'un circuit 74HC00:
Entrance, sortance
a)Rechercher dans la documentation technique du 74HC00 (alimentation 5v)
-le courant maximum sur une sortie au niveau haut
-le courant maximum sur une entrée au niveau haut
-le courant maximum sur une sortie au niveau bas
-le courant maximum sur une entrée au niveau bas
b) En déduire le nombre maximum d'entrées que peut commander une sortie.
L'entrance d'une entrée de l'opérateur logique de base (4 ETNON à deux entrées) est égale à 1
L'entrance d'une entrée quelconque est le nombre par lequel il faut multiplier le courant maxi d'entrée sur un opérateur logique de base pour obtenir le courant maxi sur cette entrée.
La sortance d'une sortie logique est le nombre maximum d'entrées d'opérateur logique de base que l'on peut connecter à cette sortie.
c) Etudier la compatibilité (tensions et courants) entre la famille 74LS et la famille 74HC
TP: 74LS00
Rechercher dans la documentation technique le brochage d'un HYPERLINK "F6439.PDF" 74LS00.
Remarque: ce circuit contient quatre opérateurs identiques (NAND à deux entrées). Un seul de ces opérateurs sera utilisé ici. Pour fonctionner ce circuit doit être alimenté entre la broche Vcc et la broche GND
Rechercher dans la documentation technique la tension d'alimentation de ce circuit
Proposer un montage permettant pour l'un des quatre opérateurs logiques.
de réaliser des niveaux logiques hauts ou bas sur chacune des deux entrées A et B
et de mesurer la tension de la sortie S (par rapport à la masse).
Compléter le tableau:
ABtension en sortie (par rapport. à la masse)niveau logique en sortie0
0
1
10
1
0
1
Etude en charge
On considère le montage ci contre. Déterminer experimentalement
Vs
l'état de la LED
pour les deux état possibles de S
Modéles équivalents
Sorties logiques
"Totem pôle"
symbolemodèle équivalentfonctionnement
INCORPORER Word.Picture.8 INCORPORER Word.Picture.8 T2T1SBloquéBloquénon utiliséBloquéSaturé"0"SaturéBloqué"1"SaturéSaturénon utilisé
Remarque: deux sorties "Totem pole" ne doivent jamais être reliées entre elles
"Trois états"
symbolemodèle équivalentfonctionnement
INCORPORER Word.Picture.8 INCORPORER Word.Picture.8 T2T1SBloquéBloquéétat haute impédanceBloquéSaturé"0"SaturéBloqué"1"SaturéSaturénon utilisé
Remarque: Plusieurs sorties "trois états" peuvent être reliées entre elles à condition qu'une au plus de ces sorties ne soit pas à l'état haute impédance. (Exemple d'application: bus de donnée des systèmes à microprocesseurs)
"Collecteur ouvert"
symbolemodèle équivalentfonctionnement
INCORPORER Word.Picture.8 INCORPORER Word.Picture.8
T1
S
Saturé
"0"
Bloqué
"1"
Remarques:
Pour générer le niveau "1", une résistance extérieure est nécessaire (résistance de tirage)
Plusieurs sorties "collecteur ouvert" peuvent être reliées entre elles, cela réalise un "ET logique"
Une sortie collecteur ouvert peut commander une charge sous une tension différente de la tension d'alimentation. (exemple: commande d'une bobine de relais sous 12v par un circuit logique alimenté en 5v)
Entrée "triggerisée"
symbolefonctionnement INCORPORER Word.Picture.8 INCORPORER Word.Picture.8
Opérateurs logiques de base
Opérateur NON
Définition:
La sortie d'un opérateur NON est toujours dans l'état opposé à celui de l'entrée unique.
Propriétés
symbole USAsymbole UEnotationTable de vérité
EMBED Designer.Drawing.6
_
S= E
Lire E barreES01
Opérateur ET
Définition:
La sortie d'une opérateur ET est à l'état "1" si et seulement si toutes les entrées sont à l'état "1"
Exemple: opérateur ET à deux entrées
Symbole USASymbole UENotationTable de vérité
EMBED Designer.Drawing.6
S = A.B
(lire A et B)ABS00011011
Remarque
Il suffit qu'une entrée soit à "0" pour que la sortie soit à "0" (quel que soit l'état des autres entrées):
Un "0" sur une entrée d'un ET force la sortie à "0"
Portier:
Une opérateur ET à deux entrées peut être utilisée pour contrôler le passage d'une information:
Appliquons une information I sur l'une des entrées et une information de commande C sur l'autre entrée.
si C est à " .. ." on retrouve I en sortie (porte ouverte)
si C est à " ... " la sortie est forcée à " ... " (porte fermée)
CIS=C. I00011011
Opérateur OU
Définition:
La sortie d'une opérateur OU est à l'état "1" si et seulement si l'une au moins entrées est à l'état "1"
Exemple: opérateur OU à deux entrées
Symbole USASymbole UENotationTable de vérité
EMBED Designer.Drawing.6
S = A+B
(lire A ou B)ABS00011011
Remarque
Il suffit qu'une entrée soit à "..." pour que la sortie soit à "..." (quel que soit l'état des autres entrées):
Un "..." sur une entrée d'un OU force la sortie à "..."
Portier:
Une opérateur OU à deux entrées peut être utilisée pour contrôler le passage d'une information:
Appliquons une information I sur l'une des entrées et une information de commande C sur l'autre entrée.
si C est à "..." on retrouve I en sortie (porte ouverte)
si C est à "..." la sortie est forcée à "..." (porte fermée)
CIS=C+I00011011
Opérateur OU EXCLUSIF
Définition:
La sortie d'une opérateur OU EXCLUSIF est à l'état "1" si et seulement si une et une seule entrée est à l'état "1"
Exemple : opérateur Ou exclusif à deux entrées
Symbole USASymbole UENotationTable de vérité
EMBED Designer.Drawing.6
S = A EMBED Designer.Drawing.6 B
(lire A ou exclusif B)ABS00011011
Association d'opérateurs de base
ET NON ( NAND)
associationsymbole équivalentNotationTable de vérité
EMBED Designer.Drawing.6
EMBED Designer.Drawing.6
____
S=A.BABS00011011
OU NON ( NOR)
associationsymboleNotationTable de vérité
EMBED Designer.Drawing.6
EMBED Designer.Drawing.6
____
S=A+BABS00011011
Remarque
Les opérateur ET NON et OU NON peuvent jouer le rôle de portier
Propriétés:
1 élément neutreA+0 = AA.1 = A 2 élément absorbantA+1 = 1A.0 = 0 3 commutativitéA+B = B+AA.B = B.A 4 associativité(A+B)+C = A+(B+C)(A.B).C = A.(B.C) 5 distributivitéA.(B+C) = A.B + A.CA+(B.C) = A+B . A+C 6 idempotenceA+A = AA.A = A 7 complément EMBED Equation.3 EMBED Equation.3 EMBED Equation.3 8 Propriétés utilisées pour simplifier EMBED Equation.3 EMBED Equation.3 EMBED Equation.3 9 théorème de de Morgan EMBED Equation.3 EMBED Equation.3
Analyse d'une fonction logique
Définition
Analyser une fonction logique, c'est:
Partir du schéma structurel de cette fonction et établir
- l'équation logique (expression de la sortie en fonction des entrées)
- ou la table de vérité
- ou un chronogramme
Exemple 1:
soit la fonction définie par le schéma structurel ci contre:
a) établir l'équation logique de S
b) tracer la table de vérité de la S
c) compléter le chronogramme de S
CABS
Exemple 2
a) établir l'équation logique de S .
b) tracer la table de vérité de S
Synthèse d'une fonction logique
Définition
Faire la synthèse d'une fonction logique, c'est établir, à partir de la table de vérité, un schéma structurel permettant de réaliser cette fonction.
Ecriture canonique
Exercice: compléter
A
B
C_
A_
B_
C _
X=A.B.C
Y= ....
Z=X+Y
....0001110000111001010101000111000110001110101010001100010011100001
Conclusion
Toute fonction dont la table de vérité ne comporte qu'un seul "1" peut se mettre sous forme d'une fonction ET
Toute fonction dont la table de vérité comporte un nombre n de "1" peut se mettre sous forme dun OU de n fonctions ET (forme canonique).
Simplification
Méthode algébrique
Cette méthode consiste à utiliser les propriétés des opérateurs de base
Exemple:
EMBED Equation.3
Méthode de Karnaugh
Tableau de Karnaugh
Un tableau de Karnaugh est équivalent à une table de vérité pour une sortie. Chaque case correspond à une combinaison des variables d'entrée, à l'intérieur de chaque case, on note la valeur de la sortie pour cette combinaison.
Les cases sont disposées de telle sorte que le passage d'une case à une case voisine correspond au changement d'état d'une seule entrée. Ceci permet la mise en évidence graphique des simplifications par regroupement de termes
Etude d'un exemple:
ABCSTableau de Karnaugh de S000000110100A \B C000111100111010001101011001111
Schéma structurel
Utilisation d'opérateurs logiques de base
Exemple:
a)Proposer un schéma structurel pour réaliser S en fonction de A,B et C en utilisant les boîtiers disponibles ( voir tarif ci contre)
b) Calculer le prix
Utilisation de ET NON à deux entrées
Exemple:
a)Proposer un schéma structurel pour réaliser S en fonction de A,B et C en utilisant uniquement des boîtiers NAND (ET NON) à deux entrées
b) Calculer le prix
Exercices
Analyse
Compléter le chronogramme:
EMBED Designer.Drawing.6 EMBED Designer.Drawing.6
EMBED Designer.Drawing.6 EMBED Designer.Drawing.6
Exprimer H en fonction de D, E, F et G le plus simplement possible:
Compléter le chronogramme de H
Proposer un schéma structurel pour réaliser la fonction: EMBED Equation.3
Etablir la table de vérité de S
Etablir le table de vérité de T définie par: EMBED Equation.3
Proposer un schéma structurel pour réaliser T
Exprimer T uniquement à l'aide de "ET NON " de deux variables
Simplification
Exprimer U et V en fonction de A,B,C et D, le plus simplement possible
A B C DUA B C DV0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 x x x0
1
1
0
0
1
0
0
00 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 x x x1
1
0
0
1
1
0
0
1
Synthèse d'opérateurs logiques de base
ET à trois entrées
Proposer un schéma structurel pour réaliser la fonction EMBED Equation.3 à l'aide de ET NON à deux entrées:
OU à trois entrées
Proposer un schéma structurel pour réaliser la fonction EMBED Equation.3 à l'aide de ET NON à deux entrées:
Synthèse de multiplexeurs
Proposer un schéma structurel à l'aide de ET NON à deux entrées pour réaliser la fonction:
EMBED Designer.Drawing.6
si C=1 alors S=A
si C=0 alors S=B
Proposer un schéma structurel à l'aide de ET NON à deux entrées pour réaliser la fonction:
EMBED Designer.Drawing.6 si E=0 alors S=0
si E=1 et C=1 alors S=A
si E=1 et C=0 alors S=B
Proposer un schéma structurel à l'aide de ET NON à deux entrées pour réaliser la fonction:
EMBED Designer.Drawing.6 si E=0 alors S=1
si E=1 et C=1 alors S=A
si E=1 et C=0 alors S=B
Synthèse de comparateurs
Proposer un schéma structurel à l'aide de ET NON à deux entrées pour réaliser la fonction:
EMBED Designer.Drawing.6
EMBED Equation.3
Proposer un schéma structurel à l'aide de ET NON à deux entrées pour réaliser la fonction:
EMBED Designer.Drawing.6
EMBED Equation.3
Proposer un schéma structurel à l'aide de ET NON à deux entrées pour réaliser la fonction:
EMBED Designer.Drawing.6
EMBED Equation.3 Contrôle
Définition d'une information logique:
Définition d'une information logique électronique:
.Etablir les plages correspondant au niveau "0" et au niveau"1"
pour une sortie 74LS00 (alimentation 5v)
pour une entrée 74LS00
déterminer le courant disponible sur une sortie 74LS00
au niveau haut
au niveau bas
____ _ _ _
Démontrer en utilisant les tables de vérité que (A.B.C) = A + B + C
On considère le schéma structurel suivant:
Exprimer S en fonction de A,B,C et D:
Etablir la table de vérité de S
1sti: Contrôle n°2
1) On considère un circuit HC11E9 alimenté en 5v (VSS=0v, VDD=5v)
Etablir les plages correspondant au niveau "0" et au niveau"1"
-pour une sortie PB7
-pour une entrée PE0
2)
Ecrire l'expression canonique de U
Ecrire V le plus simplement possible en utilisant la méthode de Karnaugh
A B C DUA B C DV0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 x x x1
0
1
0
0
1
0
0
00 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 x x x1
1
0
0
1
1
0
0
1
3) On donne: EMBED Equation.3 Ecrire S à l'aide d'opérateurs ET NON à deux entrées.
4) On admet: EMBED Equation.3
Proposer, en choisissant les composants les moins coûteux
un schéma structurel permettant de réaliser T en utilisant des opérateurs logiques de base
un schéma structurel permettant de réaliser T avec des ET NON à deux entrées
Calculer le prix de revient pour chacun des schémas proposés, et conclure.
5) Exprimer CS (schéma ci contre)le plus simplement possible en fonction des entrées
RT 18-09-03 FLC.doc - PAGE 10 -
EMBED Designer.Drawing.6
EMBED Designer.Drawing.6
EMBED Designer.Drawing.6
EMBED Designer.Drawing.6
EMBED Designer.Drawing.6
S
Vs
Vs
B
A
330(
