Exercice 1
Corrigé TD n°2de II ... Pour les calcul de temps (voir mon cours) : ... (Tmin =1/
Fmax), C'est le chemin necessaire pour que le signal logique sorte de Q et arrive
à ... Dans ce cas la fréquence max de fonctionnement d'un tel système
correspond ...
part of the document
û au fait qu'il y a un effet de glissement du retard par rapport au front. Le temps de Tsu est positif en partant du front montant de l'horloge vers le passé. Le temps de maintien est positif en partant du front montant vers le futur. Le raisonnement est donc simple:
Pour le temps Tsu, Le signal en entrée de bascule D doit etre stable TsuD avant le front montant de l'horloge. donc, T ne devra pas bouger Txor avant cette limite; ce qui nous donne la somme des deux temps.
Pour le temps Th, Le signal d'entrée D de la bascule D n'aura le droit de changer qu'après le temps ThD de la bascule D. Ceci signifie que T a le droit de bouger avant d'un temps Txor. Le vecteur retard de la bascule D est en sens contraire par rapport au Thod.
En ce qui concerne la période minimum de fonctionnement (Tmin =1/Fmax), C'est le chemin necessaire pour que le signal logique sorte de Q et arrive à reboucler sur l'entrée D de la même bascule. Or, cela n'est intéressant que si Q change. Donc cette fréquence devient critique lorsque T=1 (signal d'entrée de TOGGLE).
Ainsi : Tmin = TpD + Txor + Tsu
Exercice 2 :
Dans ce cas la fréquence max de fonctionnement d'un tel système correspond au temps minimum nécessaire pour qu'une information logique sorte de la bascule entrante (gauche), traverse les combinatoires et arrive en entrée de bascules de droit avant le TsuD, temps nécessaire à respecter pour assurer un bon fonctionnement des bascules et sans pertes de données. Alors :
Tmin= TpD + Max[TC1, TC2] + TsuD
C'est donc le chemin le plus lent qui ralentira le système globalement.
Mettre en évidence les chemins combinatoires possible et prendre le plus grand chemin (en temps)
Exercice 3 :
On utilisera pour cela un buffer 3 état pour créer le 1 recessif en sortie S. dans ce cas le buffer 3 état sera en haute impédance et une resistance de PULLUP ( de tirage à 1) sera mise (4,7K à 10K) sur la sortie et le VCC.
On obtient ainsi un 1 recessif. Reste maintenant à commander le buffer 3 états pour respecter la logique de sortie.
En fait l'équation A.B va liberer le buffer pour avoir un Z en sortie du buffer. Dans ce cas, le 1 logique sera porté par la résistance. Lorsque A ou bien B est à 0, alors le buffer est actif et va permettre la sortie du 0 ACTIF donc dominant.
Sous ABEL:
S= 0;
S.OE = !(A&B);
ET VOILA
Exercice 4 :
L'équation est simple :
Si C=0 alors je met en sortie A sinon c'est B
S= A . !C + B. C
En ABEL
S= A& !C # B & C;
Dans ce dernier cas, on ne maîtrise pas comment c'est fait dans le circuit programmable.
La mise en uvre (vu ci contre) en buffer est une version composants discrets.
Très pratique car met en uvre moins de composants.
PAGE
PAGE 1
EMBED Visio.Drawing.11
EMBED Visio.Drawing.11
